

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 3月31日

出 願 番 号 Application Number:

特願2003-095384

[ST. 10/C]:

[JP2003-095384]

出 願 Applicant(s):

人

ローム株式会社

2004年 2月16日

特許庁長官 Commissioner, Japan Patent Office 今井康





【書類名】

特許願

【整理番号】

PR2-00295

【提出日】

平成15年 3月31日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/33

【発明者】

【住所又は居所】

京都市右京区西院溝崎町21番地 ローム株式会社内

【氏名】

高石 昌

【特許出願人】

【識別番号】

000116024

【住所又は居所】

京都府京都市右京区西院溝崎町21番地

【氏名又は名称】 ローム株式会社

【代理人】

【識別番号】

100087701

【弁理士】

【氏名又は名称】

稲岡 耕作

【選任した代理人】

【識別番号】

100101328

【弁理士】

【氏名又は名称】 川崎 実夫

【手数料の表示】

【予納台帳番号】 011028

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9401527

【プルーフの要否】

要



【書類名】

明細書

【発明の名称】

半導体装置の製造方法および半導体装置

【特許請求の範囲】

【請求項1】

半導体基板上に、第1導電型のドレイン領域、上記第1導電型とは異なる第2 導電型のチャネル領域、および上記第1導電型のソース領域を、上記半導体基板 側から順に積層された状態に形成する工程と、

上記ソース領域を貫通してチャネル領域に至るコンタクトホールを形成する工程と、

上記コンタクトホールの内部に、上記第2導電型への制御のための不純物を含有した拡散源層を形成する拡散源層形成工程と、

この拡散源層形成工程の後、上記半導体基板を第1の温度に加熱して、上記拡 散源層から上記チャネル領域へ上記第2導電型への制御のための不純物を拡散さ せて、上記チャネル領域より導電率が大きい低抵抗領域を形成する第1加熱工程 と、

上記ソース領域に接続されたソース取り出し電極を形成する工程とを含むこと を特徴とする半導体装置の製造方法。

【請求項2】

上記拡散源層形成工程が、上記第2導電型への制御のための不純物がドープされたポリシリコン膜を上記コンタクトホール内に形成する工程を含むことを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】

上記ソース取り出し電極を形成する工程が、上記第1加熱工程の後、上記コンタクトホール内に上記ポリシリコン膜が存在する状態で、上記半導体基板の表面に、アルミニウムを含む薄膜を形成する工程と、

このアルミニウムを含む薄膜が形成された半導体基板を、アルミニウムに対するシリコンの拡散が生じる第2の温度に加熱する第2加熱工程とを含むことを特徴とする請求項2記載の半導体装置の製造方法。

【請求項4】



半導体基板上に順に積層された第1導電型のドレイン領域、上記第1導電型と は異なる第2導電型のチャネル領域、および上記第1導電型のソース領域を含み 、上記半導体基板の厚さ方向に沿ってチャネルが形成されるように構成された複 数のセルと、

・上記複数のセルの隣接部に形成されたコンタクトホール内に露出し、上記チャネル領域に接するように形成された上記第2導電型の低抵抗領域と、

上記ソース領域に接し、上記複数のセルにより共有されるソース取り出し電極 とを含み、

上記ドレイン領域は、上記複数のセルにより共有されており、

上記セルのサイズが 2 μ m以下であることを特徴とする半導体装置。

【請求項5】

上記低抵抗領域と上記ソース領域とが接していることを特徴とする請求項4記載の半導体装置。

【請求項6】

上記低抵抗領域と上記ドレイン領域とが接していることを特徴とする請求項4 または5記載の半導体装置。

【請求項7】

上記低抵抗領域と上記ソース取り出し電極とが接していることを特徴とする請求項4ないし6のいずれかに記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、MOS FETなどの半導体装置およびその製造方法に関し、特に 、超微細化が可能な半導体装置およびその製造方法に関する。

[0002]

【従来の技術】

MOS FETには、ドレイン領域、チャネル領域、およびソース領域を含む セルが半導体基板上に多数形成されて、ディスクリート部品を構成しているもの がある。近年、MOS FETにおいて、ドレイン領域、チャネル領域、および

3/



ソース領域を縦方向、すなわち、半導体基板に垂直な方向に配列することにより セルの微細化を図ったものがある(たとえば、下記特許文献 1 および特許文献 2 参照)。このような微細なセルを接近させて配置することにより、単位面積あた りのチャネル形成領域(ドレイン電流が流れる領域)を広くすることができるの で、オン抵抗の低減を図ることができる。

[0003]

一方、MOS FETを含む回路において、MOS FETをオン状態からオフ 状態にすると、回路のインダクタンス成分からの逆起電力が、MOS FETに 印加され、チャネル領域に電流が流れる。これによりチャネル領域が発熱し、素 子が破壊(アバランシェ破壊)することがあった。これは、ドレイン領域をコレ クタとし、チャネル領域をベースとし、ソース領域をエミッタとする寄生トラン ジスタにおいて、チャネル領域が有するベース抵抗が大きいことにより、この寄 生トランジスタが容易にオン状態となり、チャネル領域に大電流が流れることに よる。

[0004]

これを防ぐために、MOS FETには、ソース領域に電気接続されたソース取り出し電極とチャネル領域との間に、チャネル領域より導電率が大きい領域(低抵抗領域)が形成されており、ベース抵抗の低減が図られている。この場合、MOS FETに逆起電力が印加された場合、寄生トランジスタが容易にはオン状態にならず、素子はアバランシェ破壊から保護される。

このような低抵抗領域は、所定のパターンの開口を有するマスクを用いて、このマスクの開口を介して半導体基板のセルとセルとの隣接部に不純物をイオン注入することにより形成されていた。

[0005]

【特許文献 1】

米国特許第4767722号明細書

【特許文献2】

米国特許第5034785号明細書

[0006]



【発明が解決しようとする課題】

ところが、さらなるセルの微細化(超微細化)を図ろうとすると、セルとセルとの間隔がさらに小さくなるので、低抵抗領域を形成するために不純物をイオン注入する領域も狭くなる。これに伴って、不純物をイオン注入するためのマスクの開口も微細なものが要求される。ところが、このような小さな開口を介したイオン注入により、半導体基板に不純物を深く拡散させることはできず、ベース抵抗を充分低減できる低抵抗領域を形成できなかった。

[0007]

たとえば、従来の製造方法では、ベース抵抗を充分低減できる低抵抗領域を備え、セルサイズが 1. 35μ mのMOS FETを製造することができなかった。すなわち、オン抵抗が低く、かつ、逆起電力に対する破壊耐量が大きいMOS FETを製造できなかった。

そこで、この発明の目的は、オン抵抗が小さく、逆起電力に対する破壊耐量が 大きな半導体装置の製造方法を提供することである。

[0008]

この発明の他の目的は、オン抵抗が小さく、逆起電力に対する破壊耐量が大きな半導体装置を提供することである。

[0009]

【課題を解決するための手段および発明の効果】

上記の課題を解決するための請求項1記載の発明は、半導体基板(1)上に、第1導電型のドレイン領域(2)、上記第1導電型とは異なる第2導電型のチャネル領域(5)、および上記第1導電型のソース領域(6)を、上記半導体基板側から順に積層された状態に形成する工程と、上記ソース領域を貫通してチャネル領域に至るコンタクトホール(4)を形成する工程と、上記コンタクトホールの内部に、上記第2導電型への制御のための不純物を含有した拡散源層(15)を形成する拡散源層形成工程と、この拡散源層形成工程の後、上記半導体基板を第1の温度に加熱して、上記拡散源層から上記チャネル領域へ上記第2導電型への制御のための不純物を拡散させて、上記チャネル領域より導電率が大きい低抵抗領域(10)を形成する第1加熱工程と、上記ソース領域に接続されたソース

5/



取り出し電極(11)を形成する工程とを含むことを特徴とする半導体装置の製造方法である。

[0010]

なお、括弧内の英数字は後述の実施形態における対応構成要素等を示す。以下 、この項において同じ。

この発明によれば、ドレイン領域、チャネル領域、およびソース領域が縦方向、すなわち、半導体基板に垂直な方向に沿って配列された半導体装置を製造できる。このような半導体装置は、超微細化(たとえば、セルサイズが $1.35\mu m$)を図ることができ、単位面積あたりのチャネル形成領域(ドレイン電流が流れる領域)を広くすることができる。すなわち、この製造方法により、オン抵抗が低い半導体装置を製造できる。

[0011]

また、この発明によれば、第1加熱工程により、コンタクトホール内を含む領域に形成された拡散源層から、チャネル領域に第2導電型への制御のための不純物が拡散されて低抵抗領域が形成される。したがって、コンタクトホール内に露出しチャネル領域に接した低抵抗領域が得られる。

ドレイン領域、チャネル領域および低抵抗領域、ならびにソース領域の導電型は、それぞれ、第1導電型、第2導電型、および第1導電型であるので、寄生トランジスタを構成する。この半導体装置を含む回路に逆起電力が印加された場合、ドレイン領域がコレクタとなり、チャネル領域および低抵抗領域がベースとなり、ソース領域がエミッタとなる。

[0012]

この寄生トランジスタにおいて、低抵抗領域の導電率がチャネル領域の導電率より大きいことにより、ベース抵抗は低減されている。したがって、この寄生トランジスタは、ソース取り出し電極とドレイン領域との間に逆起電力が与えられた場合でも、容易にはオン状態とならず、チャネル領域に大電流が流れ難いので、アバランシェ破壊から保護される。すなわち、この製造方法により得られる半導体装置は、逆起電力に対する破壊耐量が大きい。

[0013]

低抵抗領域は、半導体基板に不純物をイオン注入して形成されるのではなく、コンタクトホール内を含む領域に形成された拡散源層からチャネル領域へ、第2導電型への制御のための不純物を熱拡散させて形成される。拡散源層は、たとえば、CVD(Chemical Vapor Deposition)法を用いることにより、幅や径が小さなコンタクトホール内にも形成できる。したがって、この製造方法により、セルの超微細化が図られた場合であっても、ベース抵抗を充分低減できる低抵抗領域を形成できる。すなわち、オン抵抗が低い半導体装置であって、逆起電力に対する破壊耐量が大きい半導体装置を製造できる。

$[0\ 0\ 1\ 4]$

半導体基板は、たとえば、シリコン基板であってもよく、表面にエピタキシャル層が形成されたものであってもよい。ここで、コンタクトホールは、ホール(穴)状のものであってもよく、溝(トレンチ)状のものであってもよい。第2導電型への制御のための不純物は、たとえば、第2導電型がP型の場合は、ボロン(B)とすることができる。

第1加熱工程は、拡散源層がコンタクトホール内部を含むより広い領域に形成された状態で実施されてもよく、拡散源層がコンタクトホール内(たとえば、コンタクトホールの底部)にのみ存在する状態で実施されてもよい。

[0015]

第1加熱工程における第1の温度は、たとえば、900℃ないし1000℃とすることができる。これにより、拡散源層からチャネル領域へ、第2導電型への制御のための不純物を良好に拡散させることができる。

請求項2記載の発明は、上記拡散源層形成工程が、上記第2導電型への制御のための不純物がドープされたポリシリコン膜(15)を上記コンタクトホール内に形成する工程を含むことを特徴とする請求項1記載の半導体装置の製造方法である。

[0016]

第2導電型への制御のための不純物が適当な濃度でドープされたポリシリコン 膜は、拡散源層として良好に機能する。

このようなポリシリコン膜は、たとえば、不純物がドープされていないポリシ

リコン膜を形成した後、このポリシリコン膜に、第2導電型への制御のための不 純物を注入して形成できる。ポリシリコン膜の形成、およびポリシリコン膜への 不純物の注入は、半導体装置の製造工程において普通に行われる。したがって、 このような半導体装置の製造方法は、半導体装置を製造するための通常の設備を 用いて容易に実施できる。

[0017]

請求項3記載の発明は、上記ソース取り出し電極を形成する工程が、上記第1加熱工程の後、上記コンタクトホール内に上記ポリシリコン膜が存在する状態で、上記半導体基板の表面に、アルミニウムを含む薄膜(16)を形成する工程と、このアルミニウムを含む薄膜が形成された半導体基板を、アルミニウムに対するシリコンの拡散が生じる第2の温度に加熱する第2加熱工程とを含むことを特徴とする請求項2記載の半導体装置の製造方法である。

[0018]

この発明によれば、第2加熱工程により、コンタクトホール内に存在するポリシリコン膜中のシリコン原子は、アルミニウムを含む薄膜中に拡散する。また、ポリシリコン膜(拡散源層)からソース取り出し電極へとシリコン原子が拡散する。これにより、アルミニウムを含む薄膜はコンタクトホール中に移動し、コンタクトホール内はアルミニウムを含む薄膜(ソース取り出し電極)で埋められた状態となる。

[0019]


したがって、ソース取り出し電極とソース領域とが、コンタクトホール内で良好に電気接続された状態となる。その結果、ソース領域とソース取り出し電極とは、コンタクトホールの内部および外部で接触した状態となるので、ソース領域とソース取り出し電極との接触面積を少なくすることなく、セルの微細化を図ることができる。

ポリシリコン膜(拡散源層)からソース取り出し電極へのシリコン原子の拡散 に伴い、ソース取り出し電極は、シリコンを含んだものとなる。

[0020]

第2加熱工程は、アルミニウムを含む薄膜を形成する工程と同時に実施されて

8/



$[0\ 0\ 2\ 1]$

請求項4記載の発明は、半導体基板(1)上に順に積層された第1導電型のドレイン領域(2)、上記第1導電型とは異なる第2導電型のチャネル領域(5)、および上記第1導電型のソース領域(6)を含み、上記半導体基板の厚さ方向に沿ってチャネルが形成されるように構成された複数のセル(C)と、上記複数のセルの隣接部に形成されたコンタクトホール(4)内に露出し、上記チャネル領域に接するように形成された上記第2導電型の低抵抗領域(10)と、上記ソース領域に接し、上記複数のセルにより共有されるソース取り出し電極(11)とを含み、上記ドレイン領域は、上記複数のセルにより共有されており、上記セルのサイズが2μm以下であることを特徴とする半導体装置である。

[0022]

この半導体装置は、請求項1ないし3に記載の半導体装置の製造方法により、 はじめて製造可能となり、請求項1ないし3に記載の半導体装置の製造方法と同様の効果を奏することができる。

請求項3記載の半導体装置の製造方法において、第2導電型への制御のための不純物がドープされたポリシリコン膜(拡散源層)がなくなる前に第2加熱工程を終了することにより、ポリシリコンが、コンタクトホール内に存在する半導体装置が得られる。また、ポリシリコン膜がなくなるまで第2加熱工程を継続する

9/

ことにより、ポリシリコンが、コンタクトホール内に存在しない半導体装置が得られる。

[0023]

この半導体装置のセルサイズは、たとえば、 1.35μ m程度とすることができる。

請求項5記載の発明は、上記低抵抗領域と上記ソース領域とが接していることを特徴とする請求項4記載の半導体装置である。また、請求項6記載の発明は、上記低抵抗領域と上記ドレイン領域とが接していることを特徴とする請求項4または5記載の半導体装置である。

[0024]

以上の発明によれば、ソース取り出し電極とチャネル領域との間の広い領域に渡って低抵抗領域が存在するようにできるので、寄生トランジスタのベース抵抗をより低くすることができる。したがって、逆起電力が印加されたときに、寄生トランジスタが容易にオン状態になる事態を効果的に回避できる。

このような構成の半導体装置は、請求項1ないし3に記載の半導体装置の製造 方法において、コンタクトホールの形成深さ、拡散源層の配置、第1の温度、第 1加熱工程の継続時間などを制御することにより実現できる。

[0025]

請求項7記載の発明は、上記低抵抗領域と上記ソース取り出し電極とが接していることを特徴とする請求項4ないし6のいずれかに記載の半導体装置である。

この発明によれば、チャネル領域とソース取り出し電極との間の抵抗は低くなるので、寄生トランジスタのベース抵抗を低減し、この寄生トランジスタが容易にオン状態になる事態を効果的に回避できる。

このような構成の半導体装置は、たとえば、請求項3記載の半導体装置の製造 方法において、第2の温度や第2加熱工程の継続時間を制御し、アルミニウムを 含む薄膜を構成するアルミニウム原子が、コンタクトホール内の低抵抗領域の形 成深さまで拡散するようにすることにより得られる。

[0026]

【発明の実施の形態】

以下では、添付図面を参照して、本発明の実施の形態について詳細に説明する

図1は、本発明の一実施形態に係る製造方法を適用して製造されるMOS F E T (Metal Oxide Semiconductor Field Effect Transistor)の構造例を示す図解的な断面図である。

[0027]

導電型がN+型のシリコン(Si)基板 1 の表層部には、導電型がN-型のエピタキシャル層 2 が形成されている。エピタキシャル層 2 の上には、不純物が拡散されてなる拡散領域 3 0 が形成されている。拡散領域 3 0 は、下方(エピタキシャル層 2 側)に配置され導電型がP-型のチャネル領域 5 と、チャネル領域 5 の上に配置され導電型がN+型のソース領域 6 とを含んでいる。

拡散領域30を貫通して、エピタキシャル層2の厚さ方向途中に至る複数のトレンチ(溝)17が、図1の断面において、互いにほぼ平行に形成されている。トレンチ17は、シリコン基板1の表面に沿う方向(図1で、紙面に垂直な方向)に延びている。トレンチ17の内部には、不純物の導入により導電化されたポリシリコンからなるゲート電極8が配置されている。したがって、ゲート電極8は、トレンチ17と同様に、シリコン基板1の表面に沿う方向に延びている。トレンチ17およびゲート電極8は、シリコン基板1の表面に沿って格子状に形成されていてもよい。

[0028]

トレンチ17の内壁に沿って酸化膜9が形成されている。酸化膜9において、 チャネル領域5とゲート電極8との間の部分は、ゲート酸化膜9gとして機能するようになっている。ゲート電極8の上には酸化シリコン層7が形成されている。ゲート電極8は、酸化膜9および酸化シリコン層7により、エピタキシャル層2、チャネル領域5、およびソース領域6から電気的に絶縁されている。ゲート電極8は、図外のシリコン基板1の端部で外部接続されている。

[0029]

隣接したゲート電極8の間には、コンタクトホール4が形成されている。コンタクトホール4は、ソース領域6を貫通しており、N-型のエピタキシャル層2

に達しない深さを有している。すなわち、コンタクトホール4の深さは、トレンチ17の深さより浅い。コンタクトホール4の底部でソース領域6よりも深い位置には、導電型がP+型で主としてポリシリコンからなる拡散源層12が設けられている。拡散源層12には、P型への制御のための不純物、たとえば、ボロン(B)が高濃度に導入されている。

[0030]

拡散源層12から等方的に広がった領域には、コンタクトホール4内に露出し 導電型がP+型の低抵抗領域10が形成されている。低抵抗領域10には、拡散 源層12に導入された不純物と同種のP型への制御のための不純物、たとえば、 ボロンが高濃度に導入されていて、導電率が高く(低抵抗化)されている。低抵 抗領域10は、チャネル領域5、ソース領域6、およびエピタキシャル層2に接 しているが、酸化膜9や酸化シリコン層7には接していない。

[0031]

拡散領域30および酸化シリコン層7の上には、コンタクトホール4を埋めるようにアルミニウム(A1)を主成分とするソース取り出し電極11が形成されている。ソース取り出し電極11は、少量(たとえば、原子比でアルミニウムに対して1%以下)のシリコンを含んでいる。ソース取り出し電極11は、コンタクトホール4の内部および外部でソース領域6に接している。また、ソース取り出し電極11は、コンタクトホール4の内部で低抵抗領域10に接している。

[0032]

シリコン基板1には図示しない電極が接続されており、この電極とソース取り出し電極11との間に一定の大きさの電圧を印加するとともに、ゲート電極8を所定の電位にすることにより、チャネル領域5のうちゲート酸化膜9g近傍にチャネルが形成され、ソース領域6とエピタキシャル層2との間に電流(ドレイン電流)を流すことができる。ドレイン電流は、チャネル領域5中でゲート酸化膜9g近傍を、ゲート酸化膜9gに沿って流れる。

[0033]

以上のような構造のMOS FETにおいて、エピタキシャル層 2 (ドレイン領域)、チャネル領域 5、およびソース領域 6 を含む多数のセルCが接近して (

密に)形成されている。コンタクトホール4の幅W1は、たとえば、 0.35μ mであり、ゲート電極8の幅W2は、たとえば、 0.5μ mであり、コンタクトホール4とゲート電極8との間隔W3は、たとえば、 0.25μ mである。したがって、このMOS FETのセルCの幅(隣接した2つのコンタクトホール4の間隔;セルサイズ)W4は、たとえば、 1.35μ mである。

[0034]

エピタキシャル層 2 (ドレイン領域)、チャネル領域 5、およびソース領域 6 が縦方向に (シリコン基板 1 に垂直な方向) に形成されていることにより、このような超微細化が図られたセルCが実現されている。また、ソース領域 6 とソース取り出し電極 1 1 とが、コンタクトホール 4 の内部および外部で接触していることにより、ソース領域 6 とソース取り出し電極 1 1 との接触面積を少なくすることなく、セルCが超微細化が達成されている。

[0035]

このように、セルCを小さくするとともにセル同士を接近して配置することにより、単位面積あたりに多くのセルCを形成することができる。これにより、単位面積あたりのチャネル形成領域およびエピタキシャル層2において電流が流れる領域を広くすることができる。したがって、オン抵抗を低減することができる

一方、エピタキシャル層 2 をコレクタとし、チャネル領域 5 および低抵抗領域 1 0 をベースとし、ソース領域 6 をエミッタとする寄生トランジスタTにおいて、導電率がチャネル領域 5 より大きい低抵抗領域 1 0 の存在により、ベース抵抗 R bが低くなっている。低抵抗領域 1 0 は、ソース領域 6 およびエピタキシャル 層 2 に接するように形成されていることにより、チャネル領域 5 とソース取り出し電極 1 1 との間の広い領域に低抵抗領域 1 0 が存在している。また、低抵抗領域 1 0 は、チャネル領域 5 およびソース取り出し電極 1 1 に接するように形成されていることにより、チャネル領域 5 とソース取り出し電極 1 1 との間の抵抗が 低減されている。これらのことによっても、ベース抵抗 R b が低くなっている。

[0036]

このMOS FETを含む回路において、このMOS FETをオン状態からオ

フ状態にすると、回路のインダクタンス成分によりこのMOS FETに逆起電力が与えられる。しかし、ベース抵抗Rbが低いことにより、この寄生トランジスタTは容易にはオン状態とならない。したがって、チャネル領域5には大電流が流れ難く、アバランシェ破壊は生じにくい。すなわち、このようなMOS FETは、逆起電力に対する破壊耐量が大きい。

[0037]

次に、このようなMOS FETの製造方法について説明する。図 2 および図 3 は、図 1 に示すMOS FETの製造方法を説明するための図解的な断面図である。

先ず、シリコン基板1の表面に導電型がN-型のエピタキシャル層2が形成され、所定のパターンの開口を有するマスクを介した反応性イオンエッチングにより、このエピタキシャル層2にトレンチ17が形成される。この状態が、図2(a)に示されている。

[0038]

次に、トレンチ17の内壁面を含むエピタキシャル層2の露出表面に犠牲酸化膜が形成された後、この犠牲酸化膜がエッチングにより薄くされる。犠牲酸化膜の残部は、酸化膜19となる。酸化膜19のうち、トレンチ17内部のものは、酸化膜9となる。酸化膜19は、トレンチ17外のエピタキシャル層2表面にも存在している。

続いて、トレンチ17を埋めるように、エピタキシャル層2上の全面に、不純物の導入により導電化されたポリシリコン膜が形成され、エッチバックにより、このポリシリコン膜のうち、トレンチ17外の部分およびトレンチ17内の浅い領域に存在している部分が除去される。ポリシリコン膜の残部は、ゲート電極8となる。この状態が、図2(b)に示されている。

[0039]

次に、以上の工程を経たエピタキシャル層2の上に酸化シリコンが堆積されて、酸化シリコン膜が形成される。酸化シリコン膜は、トレンチ17内のゲート電極8上にも形成される。その後、エッチバックにより、酸化シリコン膜がトレンチ17内の部分を除いてほぼ除去される。酸化シリコン膜の残部は、酸化シリコ

ン層7となる。この際、酸化膜19も残るようにされる。

この工程で、直接酸化シリコンを堆積させて酸化シリコン膜を形成する代わりに、TEOS(tetraethylorthosilicate)からなる膜を形成した後、このTEOSからなる膜を熱分解反応などにより、酸化シリコン膜とすることとしてもよい。さらに、酸化シリコン膜の代わりに窒化膜が形成されてもよく、この場合、酸化シリコン層7の代わりに、酸化シリコン層7と同様の形状を有する窒化シリコン層が得られる。

[0040]

続いて、酸化膜 19 を介してエピタキシャル層 2 の表層部に P 型への制御のための不純物が注入されて、導電型が P 一型のチャネル領域 14 が形成される。この状態が、図 2 (c) に示されている。以下、「エピタキシャル層 2」とは、導電型が N 一型の部分のみをいうものとする。

さらに、酸化膜 19 を介してチャネル領域 14 の表層部近傍の薄い領域にN型への制御のための不純物が注入され、シリコン基板 1 がアニールされて、N+領域 18 が形成される(図 2 (d)参照)。

[0041]

次に、所定のパターンの開口を有するマスクを介したエッチングにより、酸化膜19において隣接する2つのトレンチ17の間の所定の領域が除去されて、開口が形成される。続いて、この酸化膜19の開口を介して、N+領域18を貫通しチャネル領域14の厚さ方向途中に至るコンタクトホール4が形成される。そして、この状態で露出している酸化膜19がエッチングにより除去される。

コンタクトホール4は、N+領域18形成後に露出している酸化膜19をエッチングによりすべて除去した後、所定のパターンの開口を有するレジスト膜を形成し、このレジスト膜の開口を介したエッチングにより形成してもよい。この場合、コンタクトホール4形成後に、レジスト膜は除去される。

[0042]

続いて、CVD (Chemical Vapor Deposition)法により、コンタクトホール 4 内を埋めるように、P型への制御のための不純物(たとえば、ボロン(B))が高濃度ドープされて導電型がP+型にされたポリシリコン膜 15 が形成される。

ポリシリコン膜 15 は、N+領域 18 や酸化シリコン層 7 の上にも形成される。この状態が、図 3 (e) に示されている。

ポリシリコン膜15は、たとえば、不純物がドープされていないポリシリコン膜を形成した後、このポリシリコン膜にP型への制御のための不純物を注入することにより形成してもよい。ポリシリコン膜15の形成や、ポリシリコン膜15の不純物の注入は、通常の半導体装置の製造設備を用いて容易に実施できる。ポリシリコン膜15中のP型への制御のため不純物濃度は、N+領域18中のN型への制御のための不純物濃度より低くされる。

[0043]

さらに、CVD法により、ポリシリコン膜15の上に酸化シリコン膜20が形成された後、以上の工程を経たシリコン基板1が、900 $\mathbb C$ ないし1000 $\mathbb C$ で所定時間加熱される。これにより、N+領域18中のN型への制御のための不純物は、チャネル領域14中へと拡散していき、N+領域18およびその近傍のチャネル領域14は、導電型が140ソース領域18となる。

同時に、ポリシリコン膜15中のP型への制御のための不純物は、N+領域18(ソース領域6)、チャネル領域14、およびエピタキシャル層2へと拡散する。この際、ポリシリコン膜15中の不純物濃度とN+領域18中の不純物濃度との差により、N+領域18(ソース領域6)はN+型の導電型が維持される。一方、チャネル領域14およびエピタキシャル層2へP型への制御のための不純物が拡散すると、コンタクトホール4内のポリシリコン膜15から等方的に広がった導電型がP+型の低抵抗領域10が形成される。チャネル領域14の残部は、低抵抗領域10と酸化膜9との間に存在するチャネル領域5となる。この状態が図3(f)に示されている。

[0044]

ポリシリコン膜15中のP型への制御のための不純物は、酸化シリコン膜20 の存在により、周辺雰囲気中へは飛散しないので、効率的にチャネル領域14およびエピタキシャル層2へ供給される。酸化シリコン膜20の代わりに、窒化珪素からなる膜が形成されてもよく、この場合も、加熱により、P型への制御のための不純物は、効率的にチャネル領域14およびエピタキシャル層2へ供給され

る。

[0045]

以上のように、ポリシリコン膜15は、P型への制御のための不純物を、チャネル領域14やエピタキシャル層2に拡散させるための拡散源層として機能する

次に、酸化シリコン膜20がエッチングにより除去され、ポリシリコン膜15が、エッチバックによりコンタクトホール4内の部分を残して除去される。続いて、以上の工程を経たシリコン基板1においてコンタクトホール4が形成された面のほぼ全面に、スパッタ法により、アルミニウム原子が堆積されてアルミニウム薄膜16が形成される(図3(g)参照)。

[0046]

その後、シリコン基板1が加熱される。加熱温度は、380℃ないし570℃とされる。このような温度では、アルミニウム薄膜16を構成するアルミニウム原子が、コンタクトホール4内のポリシリコン膜15中に拡散するとともに、コンタクトホール4内のポリシリコン膜15を構成するシリコン原子が、アルミニウム薄膜16中に拡散する。すなわち、アルミニウム薄膜16は、ポリシリコン膜15と置換するようにコンタクトホール4内に移動して、ソース取り出し電極11となる。これにより、幅や径に対して深さが大きい(アスペクト比が大きい)コンタクトホール4内にも、ボイドを生ずることなく良好にソース取り出し電極11を埋め込むことができる。

[0047]

また、シリコン基板1を上記の温度で加熱することにより、アルミニウム薄膜 16を構成するアルミニウム原子は、低抵抗領域10、ソース領域6、チャネル領域5、およびエピタキシャル層2へ拡散しにくい。したがって、素子を構成するエピタキシャル層2、チャネル領域5、およびソース領域6にアルミニウム原子が拡散して、PN接合が破壊されることもない。

シリコン基板1の加熱は、アルミニウム薄膜16が低抵抗領域10に接した後、ポリシリコン膜15を構成するシリコン原子の拡散により、コンタクトホール 4内のポリシリコン膜15がなくなる前に終了される。これにより、図1に示す ように、ポリシリコン膜15の残部が拡散源層12となってコンタクトホール4 の底部に残ったMOS FETが得られる。

[0048]

以上の製造方法において、ポリシリコン膜15の形成後、ポリシリコン膜15 をコンタクトホール4内の底部に存在する部分を残して除去した後、シリコン基 板1を加熱して、低抵抗領域10を形成してもよい。

図4は、図1に示すMOS FETの他の製造方法を説明するための図解的な断面図である。

ポリシリコン膜 15の形成工程(図 3 (e) 参照)までが、上記の製造方法と同様に実施された後、ポリシリコン膜 15がエッチバックされて、コンタクトホール 4 の底部にのみ存在するようにされる。この状態で、ポリシリコン膜 15 と N+領域 <math>18 とは接触しないようにされる。ポリシリコン膜 15 の残部は、拡散源層 12 となる(図 4 (h) 参照)。

[0049]

[0050]

この際、拡散源層12とソース領域12とが接触していないことにより、拡散源層12からN+領域18(ソース領域6)へ拡散するP型への制御のための不純物の量を少なくすることができる。これにより、導電型がN+型のソース領域6を容易に形成できる。

このようにして低抵抗領域10が形成されたシリコン基板1のほぼ全面に、スパッタ法により、アルミニウム原子が堆積されてアルミニウム薄膜16が形成される。この際、シリコン基板1は加熱される。加熱温度は、380℃ないし570℃とされる。

[0051]

スパッタ法によりシリコン基板1上に供給されたアルミニウム原子は、コンタクトホール4の内部には到達しにくいので、成膜の初期には、アルミニウム原子は主にコンタクトホール4の外部に堆積してアルミニウム薄膜16を形成する。さらにアルミニウム原子が供給されると、アルミニウム薄膜16がコンタクトホール4内の拡散源層12に接するように成長する。これにより、アルミニウム原子の拡散源層12への拡散が生じて、コンタクトホール4外に形成されたアルミニウム薄膜16の一部は、コンタクトホール4内に流れ込むように移動する。

[0052]

また、拡散源層12を構成するシリコン原子も、アルミニウム薄膜16中へと拡散する。このようして、コンタクトホール4は次第にアルミニウム薄膜16で埋められていき(図4(j)参照)、成膜終了時にはコンタクトホール4は、アルミニウム薄膜16により完全に埋められる。シリコン基板1へのアルミニウム原子の供給を停止した後、適当な時間シリコン基板1の加熱を継続することとしてもよい。

[0053]

このようにして、図1に示すように、ボイド(空隙)のない良好なソース取り出し電極11が得られる。

この発明の一実施形態の説明は、以上の通りであるが、この発明は他の形態でも実施することもできる。たとえば、上記の実施形態では、低抵抗領域10は、ソース領域6やエピタキシャル層2に接触するように形成されており、チャネル領域5とソース取り出し電極11との間の広い領域に存在している。しかし、低抵抗領域10は、ソース領域6、エピタキシャル層2、およびソース取り出し電極11のいずれかまたはすべてに接触しないように形成されていてもよい。この場合でも、低抵抗領域10が存在しない場合と比べて、寄生トランジスタTのベース抵抗Rb(図1参照)を低減することができ、逆起電力に対する破壊耐量を大きくすることができる。このような構成のMOS FETは、コンタクトホール4の形成深さ、拡散源層12の配置や、拡散源層12からチャネル領域14へP型への制御のための不純物を拡散させるための加熱温度および加熱時間などを

制御することにより実現できる。

[0054]

上記の実施形態では、シリコン原子の拡散によりポリシリコン膜15 (拡散源層12)がなくなる前に、シリコン基板1の加熱が終了されているが、拡散源層12がなくなるまで、シリコン基板1の加熱を続けることとしてもよい。この場合、コンタクトホール4内に拡散源層12が存在しないMOS FETが得られる。

この発明に係る半導体装置は、図1に示すMOS FETのようにセルサイズ W4が1. 35μ m程度の小さな半導体装置に限られず、よりセルサイズW4が 大きい半導体装置であってもよい。

[0055]

この発明に係る半導体装置は、DMOS (Double Diffused MOS)や、MOS F E T以外の半導体装置、たとえば、I G B T (Insulated Gate Bipolar Transist or)であってもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。

【図面の簡単な説明】

図1

本発明の一実施形態に係るMOS FETの構造を示す図解的な断面図である

【図2】

図1に示すMOS FETの製造方法を説明するための図解的な断面図である

【図3】

0

図1に示すMOS FETの製造方法を説明するための図解的な断面図である

図4】

図1に示すMOS FETの他の製造方法を説明するための図解的な断面図である。


【符号の説明】

- 1 シリコン基板
- 2 エピタキシャル層
- 4 コンタクトホール
- 5 チャネル領域
- 6 ソース領域
- 10 低抵抗領域
- 11 ソース取り出し電極
- 12 拡散源層
- 15 ポリシリコン膜
- 16 アルミニウム薄膜
 - 17 トレンチ


【書類名】


図面


【図1】




【図2】













【図3】



【図4】







【書類名】

要約書

【要約】

【課題】オン抵抗が小さく、逆起電力に対する破壊耐量が大きな半導体装置の 製造方法を提供する。

【解決手段】表面に導電型がN-型のエピタキシャル層 2 が形成されたシリコン基板 1 上に、導電型がP-型のチャネル領域 1 4 および導電型がN+型のN+領域 1 8 が積層された状態とされる。次に、N+領域 1 8 を貫通してチャネル領域 1 4 の厚さ方向途中に至るコンタクトホール 4 が形成される。続いて、このコンタクトホール 4 を埋めるように、P型への制御のための不純物が高濃度に導入されたポリシリコン膜 1 5 が形成される(図 3 (e)参照)。次に、以上の工程を経たシリコン基板 1 が、900 $\mathbb C$ ないし 1000 $\mathbb C$ に加熱される(図 3 (f)参照)。

【選択図】

図 3



特願2003-095384

出願人履歴情報

識別番号

[000116024]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

京都府京都市右京区西院溝崎町21番地

氏 名 ローム株式会社